


VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ
BRNO UNIVERSITY OF TECHNOLOGY



FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH
TECHNOLOGIÍ
ÚSTAV MIKROELEKTRONIKY

FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION
DEPARTMENT OF MICROELECTRONICS

NÁVRH OPERAČNÍHO ZESILOVAČE S NÍZKÝM NAPÁJECÍM NAPĚTÍM A NÍZKÝM PŘÍKONEM

DESIGN OF LOW VOLTAGE LOW POWER OP-AMP


DIPLOMOVÁ PRÁCE
MASTER'S THESIS

AUTOR PRÁCE
AUTHOR

Bc. Jakub Kužílek

VEDOUCÍ PRÁCE
SUPERVISOR

Ing. et Ing Fabian Khateb, Ph.D. et Ph.D.



VYSOKÉ UČENÍ
TECHNICKÉ V BRNĚ

Fakulta elektrotechniky
a komunikačních technologií

Ústav mikroelektroniky

Diplomová práce

magisterský navazující studijní obor
Mikroelektronika

Student: Bc. Jakub Kužílek
Ročník: 2

ID: 98266
Akademický rok: 2010/2011

NÁZEV TÉMATU:

Návrh operačního zesilovače s nízkým napájecím napětím a nízkým příkonem

POKYNY PRO VYPRACOVÁNÍ:

Navrhnete operační zesilovač s nízkým napájecím napětím a nízkým příkonem. Popište hlavní výhody a nevýhody tohoto návrhu. Ověřte pomocí návrhových prostředí Cadence nebo Orcad PSpice.

DOPORUCENÁ LITERATURA:

Podle pokynu vedoucího práce

Termín zadání: 7.2.2011

Termín odevzdání: 26.5.2011

Vedoucí práce: Ing. et Ing. Fabian Khateb, Ph.D. et Ph.D.

prof. Ing. Vladislav Musil, CSc.

Předseda oborové rady

UPOZORNENÍ:

Autor diplomové práce nesmí při vytváření diplomové práce porušit autorská práva třetích osob, zejména nesmí zasahovat nedovoleným způsobem do cizích autorských práv osobnostních a musí si být plně vědom následku porušení ustanovení § 11 a následujících autorského zákona c. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku c.40/2009 Sb.

Abstrakt:

Předkládaná práce se zabývá problémy návrhu a optimalizace operačního zesilovače s použitím modelů CMOS tranzistorů. Základním zaměřením práce je navržení obvodu vhodného pro nízkonapěťové aplikace s nízkým příkonem. Navržený obvod skládající se z pod-obvodů, z nichž každý musí pracovat v požadovaném napěťovém rozsahu. Podrobným návrhem vstupních a výstupních stupňů dosáhneme rozsahu typu rail-to-rail při minimálním klidovém proudu.

Abstract:

This work deals with issues of design and optimize of an operational amplifiers using CMOS transistor models. The main focus of work is to propose a circuit suitable for low voltage applications with low power. The proposed circuit consists of sub-circuits, each of which must operate in the desired voltage range. Detailed design of input and output stages will reach range of rail-to-rail type with a minimum quiescent current.

Klíčová slova:

Operační zesilovač, technologie CMOS, nízké napájecí napětí, nízký příkon, rail-to-rail.

Keywords:

Operational amplifier, CMOS, low voltage, low power, rail-to-rail.

Bibliografická citace díla:

KUŽÍLEK, J. *Návrh operačního zesilovače s nízkým napájecím napětím a nízkým příkonem*. Brno: Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií, 2011. 59 s. Vedoucí diplomové práce Ing. et Ing Fabian Khateb, Ph.D. et Ph.D..

Prohlášení autora o původnosti díla:

Prohlašuji, že jsem tuto vysokoškolskou kvalifikační práci vypracoval samostatně pod vedením vedoucího diplomové práce, s použitím odborné literatury a dalších informačních zdrojů, které jsou všechny citovány v práci a uvedeny v seznamu literatury. Jako autor uvedené diplomové práce dále prohlašuji, že v souvislosti s vytvořením této diplomové práce jsem neporušil autorská práva třetích osob, zejména jsem nezasáhl nedovoleným způsobem do cizích autorských práv osobnostních a jsem si plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení § 152 trestního zákona č. 140/1961 Sb.

V Brně dne 26. 5. 2011

.....

Poděkování:

Děkuji vedoucímu diplomové práce Ing. et Ing Fabian Khateb, Ph.D. et Ph.D. za účinnou metodickou, pedagogickou a odbornou pomoc a další cenné rady při zpracování mé diplomové práce.

Obsah

Úvod	7
1 Operační zesilovač a jeho základní parametry	8
1.1 Blokové schéma operačního zesilovače	8
1.2 Základní parametry operačního zesilovače	8
2 Jednoduchý rozdílový stupeň	11
2.1 Základní rovnice tranzistoru MOS	11
2.2: Odvození g_m diferenčního stupně v silné inverzi	13
2.3: Odvození g_m diferenčního stupně ve slabé inverzi	13
2.4 Shrnutí odvozených výpočtů	14
3 Vstupní rozdílový rail-to-rail stupeň	15
3.1 Konstantní g_m , konstantní sumou proudů diferenčních párů	17
3.2 Korekce g_m spill-over	18
3.3 Korekce zrcadly 3:1	20
3.4 Rail-to-rail v CMOS s řízením napětí bulku	21
4 Složená kaskoda	22
5 Výstupní stupeň	23
5.1 Výstupní stupeň s jednotkovým ziskem ve třídách A a AB	24
5.2 Rail-to-rail výstup ve třídě A	25
5.3 Rail-to-rail výstup ve třídě AB	26
5.3.1 FFB, CMOS invertor	26
5.3.2 FFB, výstup se sníženou závislostí na napájecím napětí	27
5.3.3 FBB, Výstup bez rezistorů s jednoduchým selektorem minima	29
5.3.4 FBB, výstup bez rezistorů s invertory a selektorem maxima	30
6 Zlepšování jednotlivých parametrů	32
6.1 CMRR	32
6.2 Frekvenční kompenzace	33
6.2.1 Milerova kompenzační kapacita	34
6.2.2 Milerova kapacita, kompenzace nuly rezistorem	35
6.2.3 Milerova kapacita, kompenzace nuly napěťovým sledovačem	36
6.2.4 Milerova kapacita, kompenzace nuly proudovým sledovačem	37
6.2.5 Rychlost přeběhu	38
6.2.6 Doba ustálení	38
6.3 Dynamická kompenzace offsetu	39
6.3.1 Automatické nulování	39

6.3.2 Přepínaná stabilizace offsetu	40
7 Návrh	42
7.1 Rail-to-rail operační zesilovač s výstupem ve třídě A	42
7.1.1 Biasovací obvod.....	48
7.2 Návrh $V_N = 2,6V$ s výstupem ve třídě AB	49
7.3 Návrh $V_N = 2,3V$ s výstupem ve třídě AB	50
8 Závěr.....	52
Seznam literatury	54
Seznam použitých symbolů	54
Seznam obrázků.....	56
Seznam tabulek.....	58
Přílohy	58
Příloha 1: MOS model.....	58

Úvod

Moderním trendem ve všech aplikacích je snižování příkonu elektronických zařízení. Způsobem snížení příkonu je snížení napájecího napětí na minimum. Takového omezení napěťového rozsahu vyžaduje obvodové přizpůsobení tak, aby byl tento rozsah efektivně využíván.

V první části je čtenář seznámen se základními bloky operačního zesilovače, které jsou později jednotlivě vysvětleny a uvedeny možnosti jejich realizace. Zároveň jsou vysvětleny parametry operačního zesilovače a jejich vliv na zpracováváný signál.

Pro vstupní diferenční stupeň je vysvětlen způsob výpočtu transkonduktance ze základních tranzistorových rovnic. Výpočet je odvozen jak pro slabou inverzi tak pro silnou, které se uplatňují v závislosti na nastaveném biasování jednotlivých tranzistoru. Součástí výpočtu je i ukázka výpočtu zisku jednoduchého diferenčního stupně s aktivní zátěží.

Třetí kapitola je věnována realizaci vstupu typu rail-to-rail. Tato úprava vyžaduje speciální obvodové řešení, protože klasický diferenční stupeň má omezeno vstupní souhlasné napětí V_{GS} napětím vstupních tranzistoru. Popsáno je základní zapojení a průběh zvlnění transkonduktance vznikající připojením vstupních diferenčních párů a některé způsoby její kompenzace.

Ve čtvrté kapitole je v krátkosti popsána složená kaskoda a její obměny. Jsou zde uvedeny i příklady dalších typů kaskod používaných v operačních zesilovačích.

Výstupním stupněm se zabývá pátá kapitola. Výstupní stupeň může být navržen ve třídě A nebo ve třídě AB, což příznivě zvyšuje schopnost dodávat energii do zátěže. Je vysvětleno proč se nepoužívá velmi oblíbené zapojení tranzistoru jako napěťový sledovač ve výstupech typu rail-to-rail. Na praktických zapojeních je ukázáno, jak lze výstupní stupeň zapojit, aby byl výstup typu rail-to-rail.

Šestá kapitola se zabývá jednotlivými parametry a způsoby jejich zlepšení. Mezi tyto parametry se řadí CMRR, frekvenční kompenzace a způsoby pro vylepšení offsetu. Pozornost je věnována především kmitočtové kompenzaci pomocí Milerovy kapacity a kompenzace RHP nuly.


Praktický návrh je shrnut v poslední kapitole. Jsou zde popsány problémy, se kterými se návrh operačního zesilovače typu rail-to-rail potýká a způsoby jejich potlačení. Prezentovány jsou praktické návrhy s různými typy výstupu a způsob připojení vstupních diferenčních párů.

1 Operační zesilovač a jeho základní parametry

Kapitola popisuje bloky, které jsou součástí operačního zesilovače operačního zesilovače. Dále je vysvětlen vliv rušivých signálů na vstupní signál spolu se základní implementací v obvodu modelu.

1.1 Blokové schéma operačního zesilovače

Blokové schéma je na obrázku 1. Vstupní stupeň má za úkol převést vstupní diferenční napěťový signál na jediný signál výstupní [4]. Vstup určuje napěťový rozsah souhlasného vstupního napětí ICMR (input common mode range) a pro návrh operačního zesilovače s nízkým napájecím napětím bude nutné, aby byl rozsah vstupu rail-to-rail. Mezistupeň neboli zesilovací stupeň je navržen tak, aby měl co nejvyšší zisk. Funkcí koncového stupně je dodání požadovaného výkonu do zátěže, je vhodné, aby i výstupní rozsah byl rail-to-rail. Blok nastavení pracovního bodu obsahuje proudová zrcadla a odporové děliče pro nastavení pracovních bodů jednotlivých zesilovacích stupňů. Kompenzační blok vhodným způsobem upravuje tvar frekvenční charakteristiky, tak aby byl zesilovač ve všech zapojeních stabilní.



Obrázek 1: Blokové schéma operačního zesilovače

1.2 Základní parametry operačního zesilovače


Základním parametrem je diferenční zesílení, vstupního signálu [1]. Pro popis plovoucího charakteru vstupních svorek musíme rozlišit diferenční zesílení, kde se jedná o zesílení diferenčního napětí $V_{id} = V_{i1} - V_{i2}$, od souhlasného (common mode) zesílení, kde se jedná o vstupní souhlasné napětí $V_{ic} = (V_{i1} + V_{i2})/2$. Dále lze definovat rozdíl mezi diferenčním proudem $I_{id} = (I_{i1} - I_{i2})/2$ a proudem souhlasným $I_{ic} = (I_{i1} + I_{i2})/2$.

$$CMRR = 20 \log \frac{A_{diferenční}}{A_{souhlasné}} [\text{dB}] \quad (1)$$

Potlačení souhlasného rušení „Common-mode rejection ratio“ (CMRR) je podíl diferenčního zesílení k zesílení souhlasného signálu, jak je popsáno v rovnici 1. Obrácená hodnota CMRR se nazývá „common-mode crosstalk ratio“ (CMCR). Obvykle je potlačení souhlasného rušení udáváno v decibelech.

$$CMCR = \frac{1}{CMRR} = \frac{A_{\text{souhlasné}}}{A_{\text{diferenční}}} \quad (2)$$

Snímání vstupního diferenčního signálu bývá ovlivněno i dalšími rušivými vlivy, jako jsou offset, klidový proud, drift, šum. Offset je způsoben nesprávným návrhem nebo možnou technologickou nepřesností a očekávaná hodnota výstupu, se proto odlišuje od skutečné. Offset a klidový proud si lze představit jako napěťové a proudové zdroje zařazené do cesty vstupního signálu, které reprezentují DC chyby operačního zesilovače, viz obrázek 2.



Obrázek 2: Stejnoseměrné chyby operačního zesilovače

Existují dva součtové typy offsetu:


- systematický
- náhodný

Obě tyto komponenty offsetu závisí na návrhu obvodu. Systematický lze minimalizovat pomocí vhodného návrhu jednotlivých bloků, tak aby se ve schématu nevyskytovaly nesymetrie. Druhý součtový příspěvek přichází z náhodné fluktuace fyzických a technologických parametrů na čipu. Lze ho minimalizovat opatrným návrhem layoutu, který bude minimalizovat technologické a teplotní rozdíly mezi kritickými komponenty. Kritické prvky proto dělíme a na čip umísťujeme střídavě.

Pro vícestupňové operační zesilovače je celkový náhodný offset dán všemi stupni. Pak na příklad ve dvoustupňovém zesilovači je offset nekorelovaným kvadratickým součtem popsaným rovnicí:

$$V_{os} = \sqrt{V_{os1}^2 + (V_{os2}/A_1)^2} \quad (3)$$


Ofset druhého stupně je pak podělen zesílením stupně prvního, za předpokladu dvou stejných ofsetových přírůstků pro první i pro druhý stupeň, pak vysoký zisk prvního stupně eliminuje ofset druhého stupně a celkový náhodný ofset závisí prakticky na prvním stupni operačního zesilovače.



Obrázek 3: Zdroje ofsetu v dvoustupňovém operačním zesilovači

Klidové vstupní napětí a proud nutný k řízení aktivních členů na vstupu v normální pracovní oblasti, je výsledkem ekvivalentního napěťového ofsetu a klidového ofsetového a biasovacího proudu na vstupu. Změny těchto parametrů, které jsou funkcí času, napájecího napětí nebo okolní teploty jsou popsány jako drift. Šum může být považován za rychlé kolísání vstupního předpětí a ofsetových přírůstků. Všechny tyto rušivé elementy určují použitelnou citlivost zesilovače.

Pro určení velikosti šumu vznikl podobný model jako pro ofset a bias. Šum všech tranzistorů je transformován do jednoho vstupního šumového zdroje, který vyjadřuje vstupní šum celého zesilovače a zbytek obvodu je předpokládán jako ideální bez šumu. Výstupní šum je šumem vstupním zvětšeným o hodnotu zesílení operačního zesilovače. Šum operačního zesilovače se skládá ze dvou termů, prvním je bílý šum v konstantní v celém rozsahu frekvencí a druhý šum typu $1/f$, který se začíná uplatňovat pro frekvence menší než lomové (corner). Lomová frekvence je určena v místě kde se jednotlivé termy rovnají, to znamená, že šum typu $1/f$ se rovná bílému šumu. Lomová frekvence závisí na kvalitě technologického procesu a na typu použitých vstupních tranzistorů.



Obrázek 4: Šumový model operačního zesilovače

Průběh šumového spektra operačního zesilovače popisuje vztah 4. Stejný průběh šumového spektra mají i další elektronické součástky jako jsou odpory a mosové či bipolární tranzistory.

$$v_n = v_{n0} \cdot \sqrt{1 + \frac{f_{roh}}{f}} \quad (4)$$

v_{n0} je hodnota šumu v oblasti bílého šumu, kde je jeho hodnota konstantní, f_{roh} je rohová frekvence, která je kritická pro nízkošumové aplikace. Integrovaná hodnota šumu ve frekvenčním rozsahu f_1 až f_2 je popsána vztahem 5, je-li hodnota f_{roh} vysoká pak je i hodnota příspěvků šumu $1/f$ vysoká. Mosové tranzistory mohou mít hodnotu šumu f_{roh} až jednotky kHz a proto nejsou moc vhodné pro nízkošumové aplikace.

$$V_{N(f_1-f_2)} = \sqrt{\int_{f_1}^{f_2} v_n^2 \cdot df} = v_{n0} \cdot \sqrt{(f_2 - f_1) + f_{roh} \cdot \ln \frac{f_2}{f_1}} \quad (5)$$

Šumový proud mosového tranzistoru je dán vztahem 6 a přes transkonduktanci je možné jej přepočítat na vstupní napěťový šumový zdroj. Stejně tak lze postupovat i v případě celého operačního zesilovače a celkový šum je pak nekorelovaným součtem všech šumových příspěvků tranzistorů a dalších prvků v cestě signálu.

$$i_{nd} = \sqrt{4kT \cdot g_m} \quad (6)$$

2 Jednoduchý rozdílový stupeň

Diferenční zapojení je široce používáno v analogové technice, příkladem je vstupní stupeň operačního zesilovače. V této kapitole se detailněji podíváme na jeho funkci a ze základních rovnic tranzistoru odvodíme jeho transkonduktanci, která je dále zmiňována v této práci.

2.1 Základní rovnice tranzistoru MOS

V nízko příkonových aplikacích se snažíme snížit napájecí proud, a proto jsme zde nuceni používat tranzistory se zmenšeným proudem a v některých návrzích se může pracovní bod přesunout až do režimu slabé inverze. Režim slabé inverze je v některých literárních zdrojích nazýván také jako podprahový. Chování proudu v saturaci v jednotlivých režimech je popsáno následujícími rovnicemi:

$$\text{pro slabou inverzi: } I_D = K I_0 \frac{W}{L} e^{\left(\frac{V_{GS} - V_{th}}{nV_T}\right)} \quad (7)$$

$$\text{pro silnou inverzi: } I_D = \frac{K}{2} \frac{W}{L} (V_{GS} - V_{th})^2 \quad (8)$$

parametr K je dán vztahem:

$$K = \mu C_{ox} \quad (9)$$

kde μ je pohyblivost nosičů náboje a C_{ox} oxidová kapacita.

I_0 je určeno jako:

$$I_0 = (n - 1)V_T^2 \quad (10)$$

Pokud tranzistor není v saturaci, pak se tranzistor chová podle vztahů:


$$\text{lineární: } I_D = K \frac{W}{L} (V_{GS} - V_{th}) \cdot V_{DS} \quad (11)$$

$$\text{kvadratický: } I_D = K \frac{W}{L} \left[(V_{GS} - V_{th}) \cdot V_{DS} - \frac{V_{DS}^2}{2} \right] \quad (12)$$

První vztah je popsán jako lineární model a lze ho použít, pokud se V_{DS} blíží nule. Druhý je již přesnější a lze ho využít pro výpočty s napětím menším než saturační, tento model se označuje jako kvadratický. Saturační napětí je určeno podle vztahu:

$$V_{DSsat} = V_{GS} - V_{th} \quad (13)$$

Na obrázku 5 je zobrazena charakteristika tranzistoru a v ní jsou naznačeny jednotlivé oblasti, ve kterých se tranzistor může nacházet.



Obrázek 5: Schéma zapojení a charakteristiky tranzistoru zapojeného se společným source

2.2: Odvození g_m diferenčního stupně v silné inverzi

Budeme vycházet z rovnice 8 pro tranzistor v silné inverzi v saturaci. Za V_{GS} dosadíme následující vztahy do rovnic pro tranzistory M_1 a M_2 . Pro první tranzistor budeme předpokládat, že napětí V_{GS1} bude:

$$V_{GS1} = V_{GS0} + \frac{V_{in}}{2} \quad (14)$$

a pro tranzistor M_2 dosadíme za V_{GS2} :

$$V_{GS2} = V_{GS0} - \frac{V_{in}}{2} \quad (15)$$


Dále si pro nás výpočet definujeme diferenční proud a do rovnice dosadíme:

$$\Delta I = I_1 - I_2 = K \frac{W}{L} V_{in} (V_{GS0} - V_{th}) = V_{in} g_m \quad (16)$$

Z tohoto vztahu už jen jednoduchou úpravou zjistíme g_m diferenčního páru.

$$g_m = K \frac{W}{L} (V_{GS0} - V_{th}) = \sqrt{K \frac{W}{L} I_{ref}} \quad (17)$$

Závislost mezi velikým napěťovým diferenčním signálem a výstupním proudem je lineární, pokud jsou tranzistory v saturaci.



Obrázek 6: Schéma zapojení diferenčního stupně

2.3: Odvození g_m diferenčního stupně ve slabé inverzi

Tyto vztahy jsou velmi podobné tranzistorům bipolárním, protože je vztah pro chování tranzistoru ve slabé inverzi téměř totožný. U bipolárního tranzistoru není v exponenciální funkci člen n .

Pro odvození podělíme jednotlivé rovnice a při tom předpokládáme, že jsou jednotlivé tranzistory shodné:

$$\frac{I_1}{I_2} = \frac{KI_0 \frac{W}{L} e^{\left(\frac{V_{GS1}-V_{th}}{nV_T}\right)}}{KI_0 \frac{W}{L} e^{\left(\frac{V_{GS2}-V_{th}}{nV_T}\right)}} = e^{\left(\frac{V_{GS1}-V_{GS2}}{nV_T}\right)} = e^{\left(\frac{V_{in}}{nV_T}\right)} \quad (18)$$

Z tohoto vztahu dosadíme po úpravě I_1 do rovnice:

$$I_1 + I_2 = I_{ref} \quad (19)$$

a dále upravíme na:

$$I_2 = \frac{I_{ref}}{1 + e^{\left(\frac{V_{in}}{nV_T}\right)}} \quad (20)$$

Tento vztah derivujeme a získáme transkonduktanci pro jeden z tranzistorů.

$$g_{m2} = \frac{dI_2}{dV_{in}} = \frac{I_{ref}}{4nV_T} \quad (21)$$

2.4 Shrnutí odvozených výpočtů

Transkonduktanci diferenciálního páru z obrázku 6 je možné určit podle následujících vztahů [2,6]. Při výpočtu g_m je nutné vzít v úvahu pracovní bod vstupních tranzistorů. V oblasti slabé inverze je g_m diferenčního páru:

$$g_{m,weak} = \frac{I_{ref}}{2nV_T} \quad (22)$$

kde I_{ref} je celkový proud chvostu (tail) diferenčního páru, V_T termální napětí kT/q za pokojové teploty asi 26mV a faktor n upravující směrnici v oblasti slabé inverze. Právě v této oblasti závisí g_m pouze na proudu I_{ref} .


Pokud budeme zvyšovat proud I_{ref} , dostáváme se do oblasti silné inverze a g_m diferenčního stupně je:

$$g_{m,strong} = K \frac{W}{L} (V_{GS} - V_{th}) = \sqrt{K \frac{W}{L} I_{ref}} \quad (23)$$

V oblasti silné inverze nezáleží g_m pouze na I_{ref} , ale i na poměru W/L a napětí V_{GS} .

Konečné zesílení jednoho stupně z obrázku 7 je pak dáno vztahem 24 a r_D je výstupní dynamický odpor.

$$A_0 = g_m \cdot r_D \quad (24)$$




Obrázek 7: Schéma zapojení jednoduchého operačního zesilovače

3 Vstupní rozdílový rail-to-rail stupeň

Moderní trend je snižování napájecího napětí [1], které nás nutí k maximálnímu využití napětového rozsahu určeného napětím napájecích svorek (railů). Prozkoumáním použitelného vstupního rozsahu souhlasného napětí (V_{CM}) diferenčního signálu, zjistíme, že pro PMOS a NMOS se může vstupní signál nacházet v rozsahu naznačeném na obrázku 8, tak aby byly všechny tranzistory v saturaci. Napětím odpovídají následující vztahy:

$$\text{pro PMOS: } -V_{GS} + V_{Dsat} + V_{R1,2} + V_{SS} < V_{CM} < V_{DD} - V_{GS} - V_{Dsat} \quad (25)$$

$$\text{pro NMOS: } V_{SS} + V_{GS} + V_{Dsat} < V_{CM} < V_{DD} + V_{GS} - V_{Dsat} - V_{R3,4} \quad (26)$$



Obrázek 8: Rozsah vstupního napětí (common-mode input voltage) pro PMOS a NMOS

Rozsah V_{CM} PMOS páru může dokonce překročit hranici negativního napájecího napětí o $-V_{GS} + V_{Dsat} + V_{R1,2}$. Stejně tak platí pro NMOS vstupní pár, že může překročit velikost napájecího napětí o $V_{GS} - V_{Dsat} - V_{R3,4}$. Napájecí rozsah nemůžeme překročit, pokud místo rezistorové zátěže použijeme diodové zapojení tranzistoru, pro proudová zrcadla. Z tohoto

důvodu se proudová zrcadla za vstupním členem nepoužívají a mnohem častěji je využívána za vstupním členem složená kaskoda.


Pro tvorbu rail-to-rail vstupu se využívá kombinace obou typu elementárních vstupních diferenčních párů. Spojíme-li je paralelně, stejně jako na obrázku 9, posuneme tím rozsah vstupního souhlasného napětí, podle následujícího vztahu:

$$-V_{GS} + V_{Dsat} + V_{R1,2} + V_{SS} < V_{CM} < V_{DD} + V_{GS} - V_{Dsat} - V_{R3,4} \quad (27)$$

Aby se zabránilo vzniku zakázaného napětového pásu uprostřed napětového rozsahu komplementárního vstupu. Musí být napájecí napětí alespoň:

$$V_{sup,min} = 2V_{GS} + 2V_{Dsat} \quad (28)$$

V technologii CMOS je minimální napájecí napětí přibližně 1,8 V. Samozřejmě toto napětí závisí na nastavení biasovacích proudů a hodnotě prahového napětí tranzistorů. S bipolárními tranzistory je možné použít minimální napájecí napětí okolo 1,6 V, tak aby nevznikl uprostřed zakázaný pás.




Obrázek 9: Rail-to-rail CMOS vstupní stupeň

Vynesení g_m jednoduchého komplementárního elementárního spojení párů typu N a P do grafu, zjistíme že g_m závisí na dvou faktorech v celém rozsahu vstupního souhlasného napětí. Jedná se o to, který vstup se podílí na g_m , tzn. který pár je v saturaci. Graf na obrázku 10 znázorňuje, jak se jednotlivé diferenční stupně podílí na celkovém g_m , při různých potenciálech V_{CM} . Graf lze pomyslně rozdělit do tří oblastí.

V okrajových oblastech, tedy v oblastech 1 a 3, když se souhlasné napětí přibližuje k napájecímu napětí, kladnému i zápornému. Je aktivní pouze jeden diferenční pár a druhý je neaktivní, protože napětí V_{GS} je nižší než napětí prahové (V_T) a vstupní tranzistory jsou plně uzavřeny. Celkové g_m v těchto oblastech udává pouze jeden diferenční stupeň.

Uprostřed v oblasti 2 jsou aktivní oba diferenční páry najednou. Celkové g_m je dáno součtem jednotlivých g_{mN} a g_{mP} . Právě kuli této nelinearitě vzniklo množství způsobů jak tuto výslednou transkonduktanci v celém rozsahu udržet konstantní.




Obrázek 10: Transkonduktance v závislosti na souhlasném vstupním napětí

3.1 Konstantní g_m , konstantní sumou proudů diferenčních párů

V bipolární technologii [1] lze ke stabilizaci hodnoty g_m vstupního stupně použít obvod na obrázku 11. Tento obvod lze adaptovat i pro technologii CMOS. V režimu slabé inverze, kde tranzistory MOS mají podobné chování jako bipolární a g_m je proporcionální k proudu drainem je stabilizace g_m vynikající a v celém rozsahu souhlasného napětí je g_m konstantní.

V režimu silné inverze, bude v tomto zapojení kolísat g_m asi o 40% v oblasti přepínání proudu mezi jednotlivými páry. Důvodem je, že g_m MOS tranzistorů, v režimu silné inverze je proporcionální k druhé odmocnině proudu drainem.


Při souhlasném napětí blízcím se zápornému napájecímu napětí je N pár odstaven a na zesílení se podílí pouze pár P. Pokud se napětí začne přibližovat k napětí referenčnímu zdroje V_{b1} začne se M_5 otevírat a pomalu se začne přivádět proud z páru P na proudové zrcadlo napájející druhý pár typu N. Jestliže souhlasné napětí ještě vzroste, M_5 se otevře a na celkovém g_m se podílí již pouze pár typu N.



Obrázek 11: Rail-to-rail komplementární vstupní stupeň se spínačem Q_5 a proudovým zrcadlem 1:1

3.2 Korekce g_m spill-over

Jedná se o velmi spolehlivou a rychlou metodu na korekci zesílení [1], kde většinu rozsahu souhlasného napětí je aktivní pouze jeden pár. Proud druhého páru je sveden do napájecích svorek a diferenční stupeň je neaktivní. V úrovni nastavené napětím V_{b1} je přechodová oblast, kde dochází k přepínání mezi jednotlivými páry. Na obrázku 12 je znázorněno zapojení řídicích tranzistorů. Řídící tranzistory M_5 a M_6 rozlévají proud, který není potřeba ve vstupních diferenčních párech M_1M_2 a M_3M_4 do napájecích svorek.



Obrázek 12: Rail-to-rail vstupní stupeň s proudovou korekcí spill-over

V okrajových polohách souhlasného napětí mimo oblast nastavenou předpětím V_{b1} je aktivní pouze jeden pár a proud druhého páru je sveden řídícím tranzistorem M_5 nebo M_6 , takto je druhý pár kompletně odpojen. Proud potřebný k dosažení stejného g_m jako u paralelní kombinace párů N a P při využití tranzistorů v silné inverzi je až osminásobný a poměr W/L řídících tranzistorů je šestinásobný. Použitou metodu je možné s výhodou použít i s tranzistory ve slabé inverzi nebo tranzistory bipolárními. Pro tranzistory v režimu slabé inverze stačí proud pouze dvojnásobný k dosažení stejného g_m jako u jejich paralelní kombinace a poměr W/L řídících tranzistorů v režimu slabé inverze je shodný s tranzistory diferenčních párů.

V přechodové oblasti je nutné volit správný poměr W/L řídících tranzistorů, jinak k přepínání dochází příliš rychle nebo příliš pomalu a dochází ke zvlnění g_m . g_m ve středu souhlasného napětí je rovno $2g_{mRef}$. Graf závislosti g_m je na obrázku 13. Mimo oblast přepínání je g_m obou párů paralelně je rovno $\sqrt{3}g_{mRef}$ a to je pouze o 14% méně než $2g_{mRef}$, jako je ve středu souhlasného napětí. Vzdálíme-li se více od oblasti přepínání je již aktivní pouze jeden pár.



Obrázek 13: Závislost zesílení rail-to-rail vstupu se spill-over řízením a vstupu bez stabilizace g_m

Tranzistory M_5 a M_6 spolu s vstupním párem M_1M_3 a M_2M_4 tvarují napěťovou translineární smyčku:

$$V_{GS1,3} + V_{GS2,4} = V_{GS5} + V_{GS6} \quad (29)$$

Poměr W/L M_5 a M_6 volíme šestkrát větší v oblasti silné inverze, než mají tranzistory M_1 až M_4 . Všechny tranzistory kanálu P musí být třikrát širší než tranzistory kanálu N, aby měly oba vstupní páry stejné g_m (pohyblivost děr je asi třikrát menší než elektronů). Dosazením do rovnice 29 získáme rovnici pro proudy v silné inverzi ($8I_{ref} = I_{ref1} = I_{ref2}$):


$$\sqrt{I_{S1,3}} + \sqrt{I_{S2,4}} = \sqrt{I_{S5}/6} + \sqrt{I_{S6}/6} = \sqrt{(8I_{Ref} - 2I_{S1,3})/6} + \sqrt{(8I_{Ref} - 2I_{S2,4})/6} \quad (30)$$

Uprostřed souhlasného napětí jsou proudy obou párů shodné $I_{S1,3} = I_{S2,4} = I_{Ref}$, $I_{S5} = I_{S6} = 6I_{Ref}$. g_m obou párů paralelně je rovno $g_{mP} + g_{mN} = 2g_{mRef}$, s $g_{mRef} = \sqrt{(2K(W/L)I_{Ref})}$.

Vstupní stupeň s current-spilling řízením je jednodušší než řízení konstantního g_m pomocí proudových zrcadel nebo konstantních kořenů proudů. Navíc může obvod rychleji přepínat, protože zde nejsou žádná zrcadla. Nevýhodou, za kterou musíme zaplatit, je nutnost zvýšení proudu v diferenční páru pro dosažení stejného zesílení jako při použití paralelní kombinace obou párů.

3.3 Korekce zrcadly 3:1

Rail-to-rail vstup, který ukazuje obrázek 14 má konstantní g_m , pokud vstupní tranzistory pracují v oblasti silné inverze, při použití proudových zrcadel s poměrem 1:3. Oba stupně pracují se shodným proudem, který má hodnotu I_{Ref} .



Obrázek 14: Rail-to-rail CMOS vstupní stupeň s proudovými zrcadly 1:3

Pokud pracuje jen jeden pár, proud přepne M_5 a M_8 , 1:3 proudová zrcadla M_6 - M_7 a M_9 - M_{10} , zvýší proud aktivního vstupního páru na $4I_{Ref}$. g_m je přibližně konstantní v místech přepnutí proudu se g_m mění asi o 14%, viz obrázek 15. Obvod má dvě maxima přenosu při souhlasném napětí V_{B2} a $V_{DD} - V_{B1}$.

Je nutné připomenout, že při nízkém napájecím napětí, nesmí být aktivní dvě proudová zrcadla se ziskem 3 ve stejný čas. Jinak bude vysoký proud vytvářet kladnou zpětnou vazbu.


V tom případě musíme zabránit tomu aby V_{G8} bylo menší než V_{G5} při nejmenším napájecím napětí obvodu.



Obrázek 15: Závislost zesílení na souhlasném napětí pro vstup s proudovými zrcadli 1:3


3.4 Rail-to-rail v CMOS s řízením napětí bulku

Jedná se o alternativní přístup k rail-to-rail vstupnímu stupni [1]. Při využití řízení bulk-souce napětím jsme schopni snížit napájecí napětí na minimum k napětím blížícím se jednomu voltu, principiální schéma je zobrazeno na obrázku 16. g_{mB} tohoto stupně je více než desetkrát menší, než g_m normálního diferenčního páru. Ofset a šum je asi 10 krát větší než u normálního stupně.



Obrázek 16: Rail-to-rail CMOS vstupní stupeň s řízením napětí bulku

tvořené tranzistory M_{11} - M_{14} , kde je ještě navíc rozšířen vstupní rozsah. Kaskodové proudové replikuje signál protékající tranzistory M_{11} a M_{13} .



Obrázek 18: Teleskopická kaskoda vlevo a zrcadlená kaskoda vpravo

Za všechny typy kaskod je možné zařadit výstupní stupeň s jednotkovým ziskem nebo R-R výstup ve třídě A bez jakýchkoli obvodových změn. Existují i jiné druhy kaskod, jako je zrcadlená nebo teleskopická [6], ale ty nejsou úplně vhodné pro spojování signálu ze dvou paralelních vstupních členů typu N a P.


5 Výstupní stupeň

Výstupní stupeň operačního zesilovače musí zajistit, aby zátěži R_{load} , na které požadujeme výstupní napětí V_{out} a proud I_{out} byl dodán požadovaný výkon [1]. Hlavním požadavkem na výstupní stupeň je schopnost dodání negativního a pozitivního výstupního proudu při co největší efektivitě. Po výstupním stupni efektivně využívaným v rozsahu napájecího napětí požadujeme, co nejvyšší účinnost, nízké zkreslení a dobré vysokofrekvenční parametry.

Vysoká výkonová efektivita (účinnost) je hlavním požadavkem návrhu výstupního stupně. Účinnost může být definována jako poměr energie P_0 dodané do zátěže a příkonem P_S odebraným z napájecích svorek, viz rovnice 31. Rozdíl mezi příkonem a výkonem je ztrátový výkon P_d rozptýlený ve výstupním stupni. Výkon rozptýlený na výstupních tranzistorech způsobuje ohřev čipu, při přechodu tepla, které postupuje od výstupních tranzistorů k povrchu součástky. To způsobuje teplotní rozdíly v různých oblastech čipu. Zvýšení teploty a teplotních rozdílů na čipu, může zhoršit charakteristiky operačního zesilovače.

$$\eta = \frac{P_0}{P_S} \cdot 100 [\%] \quad (31)$$


Výstupní stupeň pro univerzální operační zesilovač by měl být schopen poskytnout výstupní napětí a proud obou polarit. Základní zapojení napájecího napětí a zátěže je na obrázku 19. Zemní svorka je zobrazena mezi dvěma externími napěťovými zdroji V_{SP} a V_{SN} obrácené polarity. S jedním napájecím zdrojem je zemní svorka využívána i jako záporná napájecí svorka.



Obrázek 19: Základní konfigurace zapojení napájecího zdroje k operačnímu zesilovači

5.1 Výstupní stupeň s jednotkovým ziskem ve třídách A a AB

Jedná se o nejjednodušší způsob zapojení výstupního stupně (bufferu) [2], schéma je na obrázku 20 vlevo pro výstup ve třídě A. Napětí na výstupu je shora omezeno napětím $V_{DD} - V_{GS}$. Teoretický zisk je jednotkový, ale vlivem nedokonalosti tranzistorového sledovače je vždy menší. Napětí V_b nastavuje výstupní proud a signál z mezistupně je přiveden na napěťový sledovač M_1 .



Obrázek 20: Výstup s jednotkovým ziskem vlevo ve třídě A a vpravo ve třídě AB

Na obrázku 20 vpravo je implementace výstupního stupně ve třídě AB s jednotkovým napěťovým ziskem. Po dlouhou dobu byl velmi oblíbený pro svoji jednoduchost. Omezení výstupního napětí je z obou stran z důvodu V_{GS} výstupních napěťových sledovačů.

V CMOS je napětí na tranzistorových diodách M_3 a M_4 konstantní a charakteristický proud stoupající s druhou mocninou napětí V_{GS} , způsobují, že suma odmocnin push a pull proudu bude konstantní, viz rovnice 32 a 33. Maximální výstupní proud je dán dosažitelným napětím V_{GS} na výstupních tranzistorech.


$$V_{GS1} + V_{GS2} = V_{GS3} + V_{GS4} \quad (32)$$

$$\sqrt{I_{push}} + \sqrt{I_{pull}} = 2\sqrt{I_{quies}} \quad (33)$$

kde $I_{quies} = I_{b1} = I_{b2}$.

5.2 Rail-to-rail výstup ve třídě A

Jednoduchý zesilovač ve třídě A. Obvod zesiluje signál a invertuje signál. Obvod ke své činnosti potřebuje vysoký klidový proud a jeho efektivita je nízká. Proud je volen podle velikosti připojené zátěže, je jasné, že výstupní proud nesmí přesáhnout proud zrcadla nastavený předpětím V_b , jinak dochází k omezení výstupního rozsahu. Zisk je dán vztahem $g_m \cdot (r_d || R_z)$, takže s připojenou zátěží zisk klesá.



Obrázek 21: Rail-to-rail výstup ve třídě A

Všimněte si, že všechny tranzistory v tomto zapojení jsou zapojeny se společným source. Takové zapojení je vhodné pro nízkonapěťové aplikace, protože výstupní rozsah není omezen napětím V_{GS} tak jako v předchozím obvodu, ale pouze saturačním napětím V_{DSsat} . Dále, pro výstupy typu rail-to-rail ve třídě AB budou výstupní tranzistory zapojeny stejně, ale vstupním signálem budou řízeny oba výstupní tranzistory.

5.3 Rail-to-rail výstup ve třídě AB


Výstup ve třídě A se nepoužívá z důvodu vysokého klidového proudu a malé efektivity. Ve třídě AB je klidový proud výstupním stupněm mnohem menší a tím pádem je i mnohem větší efektivity. Ve všech výstupních stupních typu AB, které jsou typu rail-to-rail, budou výstupní tranzistory zapojeny se společným sourcem. Čímž je dosaženo, že výstupní napěťový rozsah bude omezen pouze velmi malým saturačním napětím tranzistoru V_{DSsat} .

Výstupní stupně dělíme podle typu biasování. Na typ FFB (Feed Forward Biasing), kde je klidový proud I_{quies} nastaven dopředně a není zde využito zpětné vazby a na typ FBB (Feed Back Biasing), kde je pro nastavení klidových podmínek využito právě zpětné vazby.

5.3.1 FFB, CMOS invertor

Nejjednodušší výstup ve třídě AB jistě každý zná z digitální techniky [1]. Jedná se o jednoduchý CMOS invertor.

$$I_{quies} = \frac{(V_{DD} - V_{thp} - V_{thn})^2}{2 \left(\sqrt{\frac{1}{K_p} \frac{L_p}{W_p}} + \sqrt{\frac{1}{K_n} \frac{L_n}{W_n}} \right)^2} \quad (34)$$



Obrázek 22: CMOS invertor

Závislost mezi push a pull proudem je znázorněna na obrázku 22. Klidový proud I_{quies} se v tomto zapojení obtížně kontroluje a je silně závislý na napájecím napětí, klidový proud je popsán rovnicí 34 pro tranzistory v režimu silné inverze, obvod napájen kladným napětím V_{DD} proti GND s nulovým potenciálem. Dále je závislý na prahovém napětí tranzistorů, na technologických parametrech a na rozměrech tranzistorů. V následující tabulce jsou uvedeny vzorce pro push a pull proudy pro různé pracovní režimy tranzistorů.

Z důvodu vysokých klidových proudů a veliké závislosti na napájecím napětí byly odvozeny jiné obvody pro výstupní stupně operačních zesilovačů, které nejsou na napájecím napětí závislé a mají potlačený klidový proud.


Tabulka 1: Push a Pull proud v CMOS invertoru

Pracovní režim	$I_{\text{pull}}, I_{\text{push}}$
Silná inverze	$I_D = \frac{K}{2} \frac{W}{L} (V_{GS} - V_{th})^2$
Střední inverze	$I_D = K \frac{W}{L} \left(I_0 + \frac{(V_{DD} - V_{th})^2}{2} \right)$
Slabá inverze	$I_D = K I_0 \frac{W}{L} e^{\left(\frac{V_{GS} - V_{th}}{nV_T} \right)}$

5.3.2 FFB, výstup se sníženou závislostí na napájecím napětí

Co opravdu požadujeme po výstupním stupni je nezávislost jeho chování na napájecím napětí a na parametrech tranzistorů [1]. První náhled na implementaci je na obrázku 23 vlevo navrhuje se zde napětí mezi gaty výstupních tranzistorů ve formátu $V_b = V_{DD} - V_{SS} - V_{GS1} - V_{GS2}$. Toto napětí je v referenčním řetězci označeno jako V_{b2} . Tento výstup je ale závislý na napájecím napětí.

V referenčním řetězci tvořeném prvky M_5 , R_2 a M_6 , teče napájecí proud $I_{b2} = V_{b2}/R_2$. Tento proud je produkován proudovými zrcadly M_5 , M_3 a M_6 , M_4 . Proud reprodukován proudovým zrcadlem je označen I_{b1} a vytváří požadovaný plavoucí zdroj napětí $V_{b1} = I_{b1}/R_1$ mezi gaty výstupních tranzistorů. Frekvenční odezva je výborná protože jsou výstupní tranzistory přístupné přímo na jejich gatech, tato odezva se dá ještě vylepšit paralelním připojením kondenzátoru k R_1 , zejména je-li stupeň řízen pouze z jedné strany R_1 . Pro proudy push a pull platí stejné vztahy, jako pro výstup typu FFB s napěťovým sledovačem v CMOS technologii, viz obrázek 20 vpravo. Vztah pro klidový proud je tedy popsán rovnicí 33. Minimální napájecí napětí je rovno dvou gate-source napětím na tranzistorech v diodovém zapojení. Stejný obvod může být implementován i pro bipolární technologii.



Obrázek 23: Základní přístupy k FFB R-R výstupnímu stupni

Zapojení druhé varianty bylo nejprve vytvořeno v bipolární technologii, ale dá se skvěle adaptovat i pro technologii CMOS. Obvod v tomto případě neobsahuje rezistory a má pevně nastavené biasování nezávislé na napájecím napětí [1]. Všechny tranzistory typu P jsou třikrát větší než N, aby byla kompenzována pohyblivost náboje a g_m tranzistorů bylo stejné. Pro jednoduchost předpokládáme, že jsou všechny tranzistory shodné až na výstupní zvětšené o faktor α .

$$\frac{1}{2}I_{b1} = \frac{1}{2}I_{b2} = I_{b3} = I_{b4} = I_b = \alpha I_{quies} \quad (35)$$

V klidovém stavu polovina proudu ze zdrojů I_{b1} a I_{b2} prochází tranzistorem M_3 a druhá polovina tranzistorem M_4 , tak jak je popsáno rovnicí 35. Další vztah ukazuje závislost mezi klidovým proudem a proudy I_{pull} a I_{push} .


$$(\sqrt{I_{push}} - 2\sqrt{I_{quies}})^2 + (\sqrt{I_{pull}} - 2\sqrt{I_{quies}})^2 = 2I_{quies} \quad (36)$$

Když je ale potřeba dodat vysoký proud na výstupu, prochází všechnen proud jen jedním tranzistorem M_3 nebo M_4 . Na příklad je potřeba dodat proud z kladné napájecí svorky, to znamená, že tranzistorem M_1 prochází vysoký proud a pak všechnen proud ze zdrojů I_{b1} a I_{b2} prochází skrz M_3 . A v důsledku toho prochází tranzistorem M_3 dvojnásobný proud než v klidovém stavu.

Dalšími výhodami tohoto zapojení je jednoduchost přepínání mezi vrchními a spodními výstupními tranzistory. Spojení obvodu se skládá ze dvou paralelně spojených tranzistorů M_3 a M_4 opačného typu, které toto přepínání umožňuje. Výborná je i frekvenční odezva, protože jsou gaty výstupních tranzistorů přímo přístupné a je-li výstup přepínán mezi dvěma stavy, signál prochází jen jedním tranzistorem M_3 nebo M_4 v zapojení se společnou bází.

The schematic diagram illustrates a 1.5T/1.5T CMOS differential amplifier. It is composed of three main stages: a differential input stage, a second differential stage, and a third differential stage. The input stage (M21-M24) uses a differential pair of NMOS transistors (M21, M23) and PMOS transistors (M22, M24) with current sources Iref1 and Iref2. The second stage (M12-M15) is a differential pair of PMOS (M12, M14) and NMOS (M13, M15) transistors, biased with Vb3, Vb4, and Vb6. The third stage (M1-M4) is a differential pair of PMOS (M1, M3) and NMOS (M2, M4) transistors, biased with Vb1 and Vb2. The output is taken from the third stage. A simplified version of the third stage is shown on the right, highlighting the differential pair (M5, M6) and (M7, M8) with current sources Ib3 and Ib4, and bias voltages Vb2 and Vb1.


5.3.3 FBB, Výstup bez rezistorů s jednoduchým selektorem minima



Obvodová implementace je na obrázku 25, je to velmi jednoduchý výstup bez rezistorů s jednoduchým selektorem minima [1]. Selektor minima se skládá ze dvou měřících tranzistorů M_{11} a M_{12} a proudového zrcadla M_{22} , M_{24} . Pokud skrz M_1 prochází nižší proud je pak M_{24} v saturaci a M_{11} přímo měří minimální proud tranzistorem M_1 . Pokud M_2 prochází nižší proud, pak M_{12} měří proud, který je replikován proudovým zrcadlem M_{22} , M_{24} . M_{11} je

zapojen jako tranzistor se společnou bází a chová se jako kaskoda, kterou prochází proud měřený tranzistorem M_{12} . Klidový proud je dán vztahem:

$$I_{quies} = 2 \frac{W_1 W_2}{L_1 L_2} \frac{L_{11} L_{12}}{W_{11} W_{12}} I_{ref} \quad (37)$$




Obrázek 26: Implementace výstupního stupně

Obvod vyniká svou jednoduchostí a minimální napětí je rovno jednomu V_{GS} v diodovém zapojení a dvou saturačním napětím.

5.3.4 FBB, výstup bez rezistorů s invertory a selektorem maxima

Dalším výstup bez rezistorů v CMOS procesu je na obrázku 27 [1]. Maximální výstupní proud může být lehce upraven změnou velikosti výstupních tranzistorů. Selektor minima se skládá ze dvou invertorů M_{11} , M_{21} , M_{23} , M_{15} a M_{12} , M_{14} následovaný selektorem maxima M_{18} a M_{17} , M_{16} jejichž funkcí je diferenční řízení zesilovače. Reference je nastavena tranzistorem M_{19} . Invertory převádějí minimální výstupní proud na maximální. Diferenční zesilovač je z pravé strany řízen vyšším gatovým napětím přivedeným na tranzistory M_{17} nebo M_{16} .




Obrázek 27: Výstup FBB s inventory a selektorem maxima

Klidový proud je dán vztahem:

$$I_{quies} = 2 \frac{W_1 W_2}{L_1 L_2} \frac{L_{11} L_{12}}{W_{11} W_{12}} (2I_{ref2} - I_{ref1}) \quad (38)$$

kde je $2I_{ref2} = I_{ref21} = I_{ref22}$. Minimální napětí je rovno jednomu V_{GS} v diodovém zapojení a dvou saturačním napětím.



Obrázek 28: Základní obvodová implementace

6 Zlepšování jednotlivých parametrů

Vstupní i výstupní stupeň operačního zesilovače byly již popsány. Vstup především z hlediska zkreslení signálu vlivem rozdílného zesílení v závislosti na použité kompenzaci g_m a u výstupu jsme se zaměřili na klidový proud. V této kapitole je popsáno, jakým způsobem lze jednotlivé parametry v zapojení vylepšit. Tyto parametry jsou konkrétně CMRR, frekvenční kompenzace, rychlost přeběhu, doba ustálení a ofset, které pak v některých případech budeme schopni vylepšit.


6.1 CMRR

Parametr CMRR je definovaný jako poměr mezi rozdílovým a souhlasným zesílením, jak bylo uvedeno v rovnici 1. Pokud do rovnice dosadíme, odvodíme vztah:

$$CMRR = \frac{A_d}{A_{CM}} = 2 \cdot g_m \cdot r_{Iref} \quad (39)$$

kde g_m je transkonduktance diferenčního stupně a r_{Iref} je výstupní odpor proudového zdroje diferenčního stupně.


Z této definice vyplývá, na čem je tento parametr závislý a pro jeho zlepšení využijeme mnohem kvalitnějších kaskodových proudových zrcadel. Kaskodové proudové zrcadlo má mnohem vyšší výstupní odpor než jednoduché proudové zrcadlo. Pro nízkonapěťovou aplikaci jsou zrcadla upraveny tak, aby měli rozšířený výstupní napěťový rozsah. Na obrázku 29 je schéma kaskodového zrcadla a jeho vylepšené verze s rozšířeným rozsahem. Na odporu volíme napětí V_{OD} okolo 0,2V. Nevýhodou je, že pro velmi nízké proudy vychází hodnota odporu velmi vysoká, a proto je toto schéma ještě pozměněno, tak abych se vyhnul použití rezistorů při biasování těchto zrcadel. Ve schématu je naznačen poměr W/L.



Obrázek 29: Kaskodové proudové zrcadlo, zrcadlo s vylepšeným rozsahem a zrcadlo pro nízký proud

6.2 Frekvenční kompenzace

V signálové cestě jsou v operačním zesilovači jednotlivé stupně a současně parazitní kapacity připojené k vnitřním bodům s určitou dynamickou impedancí. Tím jsou vytvořeny vnitřní RC články. Každému RC článku přísluší pól, který způsobuje pokles přenosu o 20 dB/dec a současně posunuje fázi o 90°. Malosignálový model dvoustupňového zesilovače je na obrázku 30.




Obrázek 30: Malosignálový model dvoustupňového operačního zesilovače

Každý stupeň je reprezentován transkonduktancí s připojenou výstupní zátěží a kapacitou [6]. Dva RC články přispívají dvěma póly, které se projeví na daných frekvencích. Pro výpočet frekvencí jednotlivých pólů použijeme velmi známý vztah:

$$f = \frac{1}{2\pi\tau} = \frac{1}{2\pi RC} \quad (40)$$


Odpor je dán dynamickým odporem paralelní kombinace dvou r_{DS} a kapacita je dána součtem jejich kapacit. Stabilita je pak zaručena pouze tehdy jsou-li póly od sebe dostatečně vzdáleny a druhý pól se projeví za tranzitním kmitočtem. Ovšem za normálního stavu jsou póly relativně blízko k sobě. V obvodu se pak neprojeví pouze jeden dominantní pól, a proto je nutná kompenzace.

Bez kompenzace může být tedy zesilovač nestabilní. Stabilitu operačního zesilovače určuje fázová bezpečnost (phase margin, PM). Příklad frekvenční charakteristiky kompenzovaného operačního zesilovače je na obrázku 31. Důležité body na frekvenční charakteristice jsou stejnosměrné zesílení (A_0), kmitočet prvního pólu (f_p , dominantního pólu) a tranzitní kmitočet (f_T). Kmitočet prvního pólu je v místě, kde je zaznamenán pokles o tři decibely na přenosové charakteristice. Tranzitní kmitočet lze odečíst v místě, kde je zisk 0 dB. Fázovou bezpečnost určíme právě při tomto jednotkovém přenosu jako rozdíl fáze při f_T a 180°. Fázová bezpečnost by měla být alespoň 60°, pokud je fázová bezpečnost menší než 45°, budou se při ustálení prudkých změn na výstupu vyskytovat tlumené oscilace zejména při zapojení s plnou zpětnou vazbou, to znamená, že zesilovač je zapojen jako sledovač. Na charakteristice mohou být ještě další vysokofrekvenční póly dalších zesilovacích stupňů.



Obrázek 31: Příklad frekvenční charakteristiky

6.2.1 Milerova kompenzační kapacita



Obrázek 32: Malosignálový model dvoustupňového zesilovače s Milerovou kompenzační kapacitou

$$H(s) = \frac{V_{out}}{V_{in}} \cong g_{m1} \cdot R_1 \cdot R_2 \cdot \frac{g_{m2} \cdot s \cdot C_k}{1 + s \cdot R_1 \cdot R_2 \cdot g_{m2} \cdot C_k + s^2 \cdot R_1 \cdot R_2 [C_1 \cdot C_2 + (C_1 + C_2) \cdot C_k]} \quad (41)$$

Použití Milerovy kompenzační kapacity je v operačních zesilovačích velmi široce využíváno [6]. Malosignálový zjednodušený model dvoustupňového zesilovače s Milerovou kompenzační kapacitou je na obrázku 32. Z přenosové rovnice 41 jsou odvozeny nové kmitočty pólů:

$$f_{pole1} = \frac{1}{2 \cdot \pi \cdot C_k \cdot R_1 \cdot g_{m2} \cdot R_2} \quad (42)$$

$$f_{pole2} = \frac{g_{m2} \cdot C_k}{C_1 \cdot C_2 + (C_1 + C_2) \cdot C_k} \quad (43)$$

Kmitočet prvního pólu je dominantní a druhý se projeví až na vysokých frekvencích. Millerova kapacita připojená mezi stupně rozděluje póly. Pól prvního stupně se posune na nižší frekvenci a pól druhého stupně je posunut na vyšší frekvenci. Tato akce se také nazývá rozdělení pólu (pole splitting).


Výhodou použití Millerovy kapacity je minimalizace velikosti kapacity. Kapacita může být nižší, protože je její velikost násobena zesílením druhého zesilovacího stupně. Millerova kapacita má sice stejný vliv na rychlost přeběhu jako paralelní kapacita zapojená proti zemi, ale s použitím menší kapacity je zlepšena právě i tato rychlost.

$$SR = \frac{I_{ref}}{C_k} \quad (44)$$

Nevýhodou je vytvoření nuly v pravé polovině s-plochy na vysokém kmitočtu. Při špatné volbě kmitočtu nuly a pólu, může RHP nula vést k nestabilitě zesilovače. RHP nula posouvá fázi stejně jako pól, ale zisk vlivem nuly roste. Proto je nutné zajistit, aby byla tato nula až daleko za tranzitním kmitočtem. Jinak tato RHP nula bude zhoršovat fázovou bezpečnost a může vést až k nestabilitě zesilovače.

$$f_{RHPZ} = \frac{g_{m2}}{2 \cdot \pi \cdot C_k} \quad (45)$$

6.2.2 Millerova kapacita, kompenzace nuly rezistorem



Obrázek 33: Malosignálový model kompenzace nuly Millerovy kapacitou pomocí rezistoru


Jedna z technik na vypořádání se s nulou v pravé polovině s-plane, je její nulování. Kompenzační síť je tvořena namísto jednoho kondenzátoru impedancí složenou ze sériové kombinace odporu a kompenzační kapacity. Obrázek 33 ukazuje malosignálový model. Pokud použijeme tento způsob, není ve výsledku jmenovatel přenosové funkce významně změněn a póly přenosové funkce nejsou podstatně změněny. Pozice nuly je modifikována:

$$f_z = \frac{1}{2 \cdot \pi \cdot C_k \left(\frac{1}{g_{m2}} - R_z \right)} \quad (46)$$

Můžeme pozorovat závislost znaménka na $(1/g_{m2} - R_z)$, pokud je znaménko kladné, nula je v pravé polovině s-plane a naopak. Navíc pro $(1/g_{m2} - R_z) = 0$ je nula přesunuta do nekonečna,

o čemž říkáme, že byla nulována. Máme-li nulu v levé polovině, může nás, napadnou ji použít na vyrušení pólu a tím zvýšit přenosové pásmo operačního zesilovače. Nicméně se tato metoda nedoporučuje. Přesnost integrovaných rezistorů není příliš vysoká, a proto zrušení nuly polem není v praktických případech nikdy dosaženo. Nicméně lze doporučit použít hodnotu R_z , která dosahuje nulování. Možné variace vlivem technologického procesu přesunou nulu do okolí nekonečných frekvencí na pozitivní nebo negativní straně s-planu, ale vždy dostatečně daleko od kritické jednotkové frekvence.

6.2.3 Milerova kapacita, kompenzace nuly napěťovým sledovačem



Obrázek 34: Malosignálový model kompenzace nuly Milerovy kapacity pomocí bufferu

Další možností při hledání kompenzace nuly je obvod s jednotkovým ziskem před kompenzační kapacitou. Takové zapojení můžeme realizovat, pokud před kompenzační kapacitou připojíme buffer s jednotkovým ziskem, který je tvořen buďto tranzistorem v zapojení se společným sourcem nebo zesilovacím stupněm se zpětnou vazbou. Připojením této kompenzace se nám změní poloha pólů a přenosová funkce pak vypadá takto:


$$H(s) = \frac{V_{out}}{V_{in}} \cong \frac{g_{m1} \cdot g_{m2} \cdot R_1 \cdot R_2}{1 + s \cdot R_1 \cdot R_2 \cdot g_{m2} \cdot C_k + s^2 \cdot R_1 \cdot R_2 \cdot (C_1 + C_k) \cdot C_2} \quad (47)$$

Jmenovatel se ale změnil jen málo, a proto je i poloha pólů změněna jen minimálně a lze říci, že jejich poloha zůstává stejná, ale nula zmizí.

Nedokonalost bufferu na vysokých frekvencích způsobí, že nula není eliminována a namísto toho se na kmitočtové charakteristice objeví pár nula-pól, podobně jako u doubletu. Nula a pól jsou u sebe velmi blízko. Doublet není většinou problém, ale může za určitých podmínek zhoršovat fázovou bezpečnost. Napěťový sledovač musí být velmi rychlý s tranzitním kmitočtem vyšším, než je tranzitní kmitočet navrhovaného operačního zesilovače. Pokud není rychlost dostatečná je nula nahrazena doubletem.

6.2.4 Milerova kapacita, kompenzace nuly proudovým sledovačem

Třetí technika ke kompenzaci RHP nuly je založená na kompenzaci proudu vytékajícího z uzlu 1, kde namísto napěťového sledovače použijeme proudový sledovač. Schéma obvodu využívajícího tuto kompenzaci je na obrázku 35.




Obrázek 35: Obvod s Milerovou kapacitou a kompenzovanou nulou pomocí proudového sledovače

Sesouhlasené proudové zdroje I_{comp} , kompenzují proud injektovaný do uzlu A a zajišťují, že se biasovací podmínky v prvním stupni nenaruší. Navíc tranzistor M_c způsobí, že v uzlu A je nízká impedance a malosignálový proud kondenzátoru je přibližně dán vztahem:

$$i_c = v_0 \cdot s \cdot C_k \quad (48)$$

Kompenzační proud není ovlivněn napětím v uzlu 1. Tranzistor M_c se chová jako proudový buffer a dodává proud do uzlu 1. Při výpočtu přenosové funkce je zanedbána rezistivita source tranzistoru M_c a malosignálový model je na obrázku 36. Póly jsou přibližně na stejných místech jako v předchozích případech.


$$H(s) = \frac{V_{out}}{V_{in}} \cong \frac{g_{m1} \cdot g_{m2} \cdot R_1 \cdot R_2}{1 + s \cdot R_1 \cdot R_2 \cdot g_{m2} \cdot C_k + s^2 \cdot R_1 \cdot R_2 \cdot C_1 \cdot (C_2 + C_k)} \quad (49)$$



Obrázek 36: Malosignálový model s kompenzovanou nulou pomocí proudového bufferu

Pokud je proud v kompenzační větvi malý je konduktance source tranzistoru M_c malá a způsobí vznik doubletu na frekvenční charakteristice na nižších frekvencích než je f_T .

Chceme-li posunout frekvenci výše, musíme zvýšit transkonduktanci M_c . Přivedením vyššího proudu I_{comp} zvýšíme frekvenci doubletu a posuneme ji za f_T . Tímto řešením získáme vysokou frekvenci f_T , ale toto vylepšení ve frekvenční oblasti zaplatíme vyšší spotřebou.




Obrázek 37: Frekvenční charakteristiky, nahoře malý proud I_{comp}

6.2.5 Rychlost přeběhu

Rychlost přeběhu (slew rate) udává jak rychle je výstup zesilovače schopen reagovat na změny na vstupu. Maximální dosažitelná rychlost změny výstupního napětí měřená při otevřené zpětnovazební smyčce nebo v zapojení napěťového sledovače. Vysoký vstupní skok napětí plně rozváží vstupní diferenční stupeň a přivede zesilovač do přeběhového stavu. Rychlost přeběhu se může lišit pro náběžnou i sestupnou hranu v závislosti na specifickém návrhu.

6.2.6 Doba ustálení

Je čas, který zesilovač potřebuje, při daných podmínkách k dosažení očekávané hodnoty výstupního napětí (0,1% nebo lepší). Doba ustálení (settling time) se měří od konce přeběhové doby. Kriticky závisí na fázové bezpečnosti, malá fázová bezpečnost přináší oscilace během doby ustálení. Na obrázku 38 je znázorněn rozdíl mezi dobou přeběhu a ustálení, v uvedené charakteristice má operační zesilovač malou fázovou bezpečnost.



Obrázek 38: Slew rate a settling time

6.3 Dynamická kompenzace offsetu


Kompenzace offsetu se používá pro velmi citlivé aplikace na příklad v biomedicině, kde je nutné sledovat signály s velmi malou amplitudou. V těchto aplikacích je již vstupní signál tak malý, že offset operačního zesilovače může být vyšší než sledovaný signál. Existují dva základní principy jak offset dynamicky kompenzovat [7].

Nevýhodou je, že v operačním zesilovači dochází k přepínání vlivem hodinového signálu. Při tomto přepínání dochází k zvlnění signálu a na čip je nutné přidávat filtry, které toto rušení odstraní. Rušení mohou způsobovat i samotné rozvody hodinového signálu, které se na čipu stíní. Takovému návrhu musíme uzpůsobit návrh layoutu, navíc je taková struktura rozsáhlá, s větším množstvím kompenzačních kapacit a tak dochází i k nárůstu potřebné plochy čipu a tak jeho i jeho ceny.

6.3.1 Automatické nulování

Automatické nulování (autozero) probíhá ve dvou fázích v čase. Rozdělíme je na fázi, ve které je offset měřen a uchován. Ve druhé fázi je zesilován snímaný signál, od kterého je odečten offset.

Nejjednodušším způsobem implementace je připojení kondenzátoru na výstup zesilovacího stupně. Kondenzátor C_1 je použit k uskladnění offsetu a jeho odečtení od signálu. Fáze jednotlivých spínání jsou naznačeny v obrázku 39. Teoreticky lze tímto způsobem zrušit všechny offset, ale MOS spínače injektují do kapacity náboj a svody kapacity způsobují další reziduální offset. Nevýhodou použití skladování offsetu na výstupu je omezení výstupního rozsahu o $2AV_{os,max}$, $V_{os,max}$ je maximální offset nekompensovaného zesilovače. Toto omezuje tuto techniku na použití u zesilovačů s nízkým ziskem.




Obrázek 39: Princip automatického nulování

Další možností je uschovat ofset na vstupu zesilovače. Ofset je oproti minule metodě uschován při zapojení zesilovače s uzavřenou zpětnou vazbou. Vliv na reziduální ofset má především spínač, který uzavírá zpětnou vazbu a je přímo připojen k C_1 , a samotný svodový proud C_1 . Dále se zapojení ještě vylepšuje připojením dalšího přidavného zesilovacího stupně, který je méně citlivý na injekci náboje.

Tento obvod lze pak ve výsledku zapojit dvěma způsoby. V prvním případě jsou zapojeny dva zesilovače paralelně a ve své funkci se střídají, první je nulován a druhý zesiluje signál a v druhé fázi naopak (ping-pong). Druhý způsob je totožný se zapojením pro přepínanou stabilizaci, jen připojení kondenzátoru pro uschování ofsetu je řešeno trochu jinak, auto nulující zesilovač je v jedné větvi paralelní k hlavní.


6.3.2 Přepínaná stabilizace ofsetu

Zatím co při automatickém nulování měl zesilovač ofset a vstupní signál modulovaný v čase, v přepínaných (Chopper) zesilovačích jsou modulovány frekvenčně. Ofset a signál jsou posunuty na rozdílnou frekvenci. Reziduální ofset opět převážně způsobuje injekce náboje ze spínačů.



Obrázek 40: Princip přepínané stabilizace ofsetu

Princip přepínané stabilizace offsetu je na obrázku 40. Offset je hlavního zesilovače G_m je snímán obvodem tvořeným přepínačem CH_2 , stabilizačním zesilovačem G_n a ještě jedním přepínačem CH_1 . Připojený filtr typu dolní propust (LPF, low pass filter) odstraňuje spínací rezidua způsobené offsetem V_{osn} stupně G_n .



Obrázek 41: Šum v přepínaných zesilovačích


Na obrázku 41 je naznačen vliv šumu u takto stabilizovaných zesilovačů. Offset a $1/f$ šum stabilizačního zesilovače G_n je sám modulován na spínací frekvenci F_c a pak odstraněn filtrem. Pro efektivní potlačení šumu $1/f$ musí být šířka pásma a spínací kmitočet vyšší než lomová frekvence šumu hlavního zesilovače G_m . Proto pro optimální chování je mezní frekvence LPF volena vyšší než lomová frekvence šumu hlavního zesilovače G_m a spínací frekvence musí být dostatečná, aby došlo k dostatečnému odfiltrování přepínacích rezidui. Pokud jsou všechny frekvence optimálně zvoleny bílý šum stabilizačního zesilovače G_n bude roven nízkofrekvenčnímu šumu.

Pro lepší filtraci zvlnění se obvod doplňuje aktivními filtry se spínanými kapacitami, které účinně filtrují zvlnění ze spínačů. Z filtrů se pak často používají obvody typu sample-and-hold. Existuje množství obvodových řešení lišících se komplexností, reziduálním offsetem, nízkofrekvenčním šumem a zvlněním.

7 Návrh

Pro nízko příkonové aplikace s nízkým napájecím napětím 3, 2 a méně volt jsou nejvhodnější jednoduché dvoustupňové operační zesilovače. Mezi prvním a druhým stupněm je proudový sledovač v našem případě složená kaskoda. První stupeň je pak vstupní a druhý výstupní. Vstup i výstup jsou navrženy tak, aby byly typu rail-to rail a tak byl efektivně využit napěťový rozsah.

7.1 Rail-to-rail operační zesilovač s výstupem ve třídě A



Obrázek 42: Základní schéma operačního zesilovače typu rail-to-rail

S návrhem vycházíme ze schématu na obrázku 42, na kterém je základní schéma operačního zesilovače typu rail-to-rail. Schéma neobsahuje žádné korekce transkonduktance, ale je v něm naznačeno připojení kompenzační kapacity. Všechny tranzistory typu P volíme třikrát větší, protože pohyblivost elektronu je asi třikrát větší. Podrobnějším prozkoumáním zisku operačního zesilovače zjistíme, že se zisk pohybuje ve třech úrovních podle velikosti souhlasného napětí, tento průběh je na obrázku 43.



Obrázek 43: Průběh zisku navrhovaného zesilovače

V oblasti I je diferenční pár typu N kompletně odpojen, protože napětí na vstupu nestačí na otevření vstupních tranzistorů M_{23} a M_{24} . Zisk tedy udává transkonduktance páru P g_{m21-22} , dynamický odpor v kaskodě r_{dK} , transkonduktance tranzistoru M_1 ve výstupním stupni třídy A a dynamický odpor ve výstupní sorce.

$$A_0 = g_{m21-22} \cdot r_{dK} \cdot g_{m1} \cdot r_{dO} \quad (50)$$

Kde g_{m21-22} vypočteme podle vzorce 23. r_{dK} je dáno paralelní kombinací výstupních odporů r_{dKP} a r_{dKN} kaskodového zrcadla typu P a N, výstupní odpory lze vypočítat podle vzorců 51 a 52, výpočet vychází z malosignálového modelu viz [5, 6]. g_{m1} vypočteme podle vztahu $\sqrt{(2 \cdot I_D \cdot W/L \cdot K)}$ a r_{dO} je paralelní kombinací r_{ds1} a r_{ds2} , k r_{dO} se ještě paralelně přičte odpor zátěže R_L . r_{ds} určíme z parametru modulační délky kanálu podle vzorce 53.

$$r_{dKP} \approx r_{ds13} \cdot g_{m13} \cdot r_{ds11} \quad (51)$$

$$r_{dKN} \approx r_{ds17} \cdot g_{m17} \cdot r_{ds15} \quad (52)$$


$$r_{ds} = \frac{1}{I_D \cdot \lambda} \quad (53)$$

V oblasti II je zisk vyšší, protože stouplo souhlasné napětí na vstupu a tím se otevřeli tranzistory druhého diferenčního páru typu N, který začal přispívat k celkovému zisku operačního zesilovače. Celkový zisk je pak dán vztahem 50, ve kterém přibyla transkonduktance druhého páru g_{m23-24} , která se přičte k transkonduktanci prvního páru a dvakrát se zmenšila hodnota r_{dKP} , protože se zdvojnásobil proud tranzistorem M_{11} . Celkový zisk se pak teoreticky zvýší o 2,5 dB, pokud by bylo v oblasti I r_{dKP} shodné r_{dKN} , paralelní kombinace r_{dK} se zmenší o 1/3, ze simulace vidíme, že tato hodnota je menší, protože nemusí být hodnota r_{dKP} a r_{dKN} shodná a navíc ještě tento odpor ovlivňuje dynamický výstupní odpor diferenčních párů, který je zanedbán.

V oblasti III je vidět znatelný pokles zisku, z důvodů zvýšení proudu ve složené kaskodě. Proud je zvýšen, protože tranzistory diferenčního páru P již nejsou otevřeny a proud, který pár odsával, nyní prochází složenou kaskodou. Místo shodné hodnoty zesílení, kterou jsme očekávali, bude zesílení menší, protože r_{dK} se zmenší skoro 5,7 krát z důvodu změny proudu. Teoreticky by pak měl být zisk o 15 dB menší, v simulaci se toto číslo opět mírně liší, protože nejsou r_{dKP} a r_{dKN} přesně shodné v oblasti I.


Většina vstupů s korekcí g_m mění proudy ve složené kaskodě v závislosti na souhlasném napětí. Pro náš návrh využijí velmi jednoduchého zapojení korekce přepínání proudu (spill-over). Připojením tohoto zapojení je sice transkonduktance vstupních páru již téměř konstantní, ale změna proudu v kaskodě způsobí vysokou změnu zesílení. Pokud by bylo vyneseno zesílení do grafu, pohybovala by se jeho hodnota mezi úrovněmi I a III.

Jednou možností pro udržení konstantního proudu je připojení zrcadla za pár P. Řešení je jednoduché, ale jejich šum by se přičítal přes transkonduktanci vstupního páru nekorelovaně k vstupnímu šumu páru P stejně jako jejich nesouběh k offsetu. V příkladu na obrázku 44 jsou využita zrcadla typu N, protože tyto tranzistory mají menší prahové napětí a souhlasný rozsah je omezen až za záporným napájecím.




Obrázek 44: Schéma s dvěma zrcadli pro udržení konstantního proudu v kaskodě

Nejlépeším způsobem je navrhnout vstup tak, aby jeho proudový odběr byl v každé úrovni souhlasného napětí stejný. To nám umožňuje modifikace vstupu s přepínáním z obrázku 12. Přepínače se rozdělí a připojí paralelně ke vstupním tranzistorům. Podle obrázku 45. Tranzistory jsou shodné se vstupními mezi typ N a P se vkládá napětí V_{LS} , kterým se kompenzuje rychlost přepínání.



Obrázek 45: Operační zesilovač s upravenou korekcí g_m s konstantním výstupním proudem




Obrázek 46: Srovnání proudů v kaskodě pro zesilovač bez korekce g_m a s korekcí s konstantním výstupním proudem

Průběh proudu v kaskodě je konstantní a tím pádem nedochází ke změnám proudu v kaskodě a tudíž i zisku se souhlasným napětím. Proud v kaskodě pro zesilovač na obrázku 42 a proud pro zesilovač s konstantním odběrem proudu vstupních diferenčních párů je naznačen na obrázku 46.

Pro udržení konstantního zisku optimalizujeme délku tranzistoru M_{b10} v biasovacím obvodu, s touto technikou dosahujeme nejmenšího vlivu napájecího napětí. Tímto způsobem měníme přímo výstupní odpor kaskody, snížíme délku a tím snížíme i odpor kaskody.


Nevýhodou je malé snížení zisku vlivem snížení odporu v kaskodě. Minimální napájecí napětí je dáno vstupním stupněm, tak aby nevznikalo zakázané pásmo uprostřed souhlasného napětí, které ještě snižuje korekce g_m .



Obrázek 47: Transkonduktance navrhovaného zesilovače při napájecím napětí 4V

Výstup ve třídě A nemá vysokou efektivitu, ale pro dodání nízkého výkonu v některých aplikacích je plně dostačující. Lze s výhodou použít na čipu, kde je tento signál dále zpracován a zátěž je pouze kapacitního charakteru.


K frekvenční kompenzaci jsem použil přímou Milerovu kapacitou, s kompenzací nuly pomocí rezistoru. Kompenzací nuly byla vylepšena fázová bezpečnost, frekvenční charakteristika je na obrázku 48. Velikost kompenzační kapacity je malá a tím je dosaženo malé plochy čipu. Lze také použít aktivní Milerovu kompenzační kapacitu, pokud by bylo potřeba návrh optimalizovat na rychlost. To by také vyžadovalo zvýšení proudu v kaskodě, aby na frekvenční charakteristice nedocházelo ke vzniku doubletu. Pokud chceme zlepšit offset a šum, volíme delší kanály za cenu zvýšení napájecího napětí. Pro další zlepšení offsetu se využívá křížení vstupních tranzistorů stejně jako tranzistorů ve složené kaskodě (cross coupled layout).



Obrázek 48: Frekvenční charakteristika


Tabulka 2: Parametry navrženého obvodu

Parametr	Podmínky	Typ	Jednotka
Minimální napájecí napětí		2,3	V
Napájecí proud	$V_N = 2,3 \text{ V}$	5,57	μA
Napájecí proud	$V_N = 5 \text{ V}$	6,08	μA
Zisk otevřené smyčky	$V_N = 2,3 \text{ V}$	111,9	dB
Zisk otevřené smyčky	$V_N = 5 \text{ V}$	115,3	dB
GBW		1	MHz
SR (l-h)	$V_N = 2,3 \text{ V}$	0,75	$\text{V}/\mu\text{s}$
SR (h-l)	$V_N = 2,3 \text{ V}$	0,64	$\text{V}/\mu\text{s}$
Fázová bezpečnost		74	°
Šum	$f = 1 \text{ kHz}$	833	$\text{nV}/\sqrt{\text{Hz}}$




7.1.1 Biasovací obvod

Pro biasování tohoto stupně použijeme obvod na obrázku 50, všechna potřebná napětí získáme z referenčního zdroje proudu. Stejně biasovací zapojení je použito i u všech dalších uprav operačního zesilovače. Délka tranzistoru M_{b3} a M_{b10} se volí tak aby bylo napětí V_{OD} mezi gaty tranzistorů 100 až 200 mV. V případě návrhu 1 se M_{b10} dále nastavím tak, aby byl průběh zisku konstantní na délku $3,2 \cdot L$, pro návrh 2 jsem ponechal délku $5 \cdot L$ a pro třetí tato délka vychází $3,6 \cdot L$. Proud odebíraný biasovacím obvodem je přibližně $5,3 \mu A$.



Obrázek 50: Biasovací obvod

7.2 Návrh $V_N = 2,6V$ s výstupem ve třídě AB



Obrázek 51: Schéma zesilovače s upraveným výstupním stupněm

Tabulka 3: Parametry navrženého obvodu


Parametr	Podmínky	Typ	Jednotka
Minimální napájecí napětí		2,6	V
Napájecí proud	$V_N = 2,6 V$	8,78	μA
Napájecí proud	$V_N = 5 V$	9,61	μA
Zisk otevřené smyčky	$V_N = 2,6 V$	112,6	dB
Zisk otevřené smyčky	$V_N = 5 V$	113,8	dB
GBW		0,9	MHz
SR (l-h)	$V_N = 2,6 V$	1,05	V/ μs
SR (h-l)	$V_N = 2,6 V$	1,36	V/ μs
Fázová bezpečnost		58	°
Šum	$f = 1 kHz$	828	nV/ \sqrt{Hz}

Návrh prezentovaný v semestrálním projektu, napětí omezuje výstupní stupeň, který pro svoji funkci potřebuje minimální napájecí napětí alespoň $2 V_{GS}$ v diodovém

zapojení a V_{DSsat} , $2V_{GS} = 2V_{GS(p)}$. Minimální napájecí napětí v procesu AMIS07 musí být alespoň 2,6 V.

Složená kaskoda je upravena tak, aby dodala požadované předpětí výstupním tranzistorům. Jen je nutné ji rozdělit na dva symetrické meshe, vyhážíme ze schématu na obrázku 24 a upravené schéma je s naznačenou Milerovou kapacitou na obrázku 51. Změnou šířky výstupních tranzistorů M_1 a M_2 změníme klidový proud a zvýšíme nebo zmenšíme schopnost zesilovače dodávat výkon do zátěže.

U tohoto výstupu můžeme s výhodou použít přímo původní verzi korekce s přepínáním proudu bez konstantního proudu na výstupu. Díky shodným meshům pro P i N pár se výstupní stupeň srovná velmi dobře se změnami proudu a tak lze použít i jinou korekci g_m . Kompletní zapojení je na obrázku 52.



Obrázek 52: Schéma zesilovače s výstupem ve třídě AB ($V_N = 2,6 \text{ V}$)


7.3 Návrh $V_N = 2,3V$ s výstupem ve třídě AB

Tento návrh vychází z prvního návrhu s výstupem ve třídě A, opět využijeme již zmíněný vstup s konstantním výstupním proudem, aby bylo zajištěno, že se proudy v kaskodě nebudou měnit a tím se se souhlasným napětím nebude měnit zisk. Rail-to-rail operační zesilovač má omezeno napětí, které musí zaručit, aby nevznikalo zakázané pásmo, stejně jako v prvním návrhu. Rozdílem je, ale vylepšený výstup ve třídě AB.

Tranzistory ve složené kaskodě jsou rozděleny, aby nedocházelo ke zvýšení systematického offsetu. Tyto tranzistory zpětnovazebně biasují výstupní tranzistory a výsledkem je výstup pracující již při napájecím napětí větším než $2V_{DSsat} + V_{GS}$.

Tabulka 4: Parametry navrženého obvodu

Parametr	Podmínky	Typ	Jednotka
Minimální napájecí napětí		2,3	V
Napájecí proud	$V_N = 2,3 \text{ V}$	6,61	μA
Napájecí proud	$V_N = 5 \text{ V}$	7,34	μA
Zisk otevřené smyčky	$V_N = 2,3 \text{ V}$	121,6	dB
Zisk otevřené smyčky	$V_N = 5 \text{ V}$	124,1	dB
GBW		1	MHz
SR (l-h)	$V_N = 2,3 \text{ V}$	0,69	$\text{V}/\mu\text{s}$
SR (h-l)	$V_N = 2,3 \text{ V}$	1,14	$\text{V}/\mu\text{s}$
Fázová bezpečnost		69	$^\circ$
Šum	$f = 1 \text{ kHz}$	808	$\text{nV}/\sqrt{\text{Hz}}$



Obrázek 53: Schéma zesilovače s výstupem ve třídě AB ($V_N = 2,3 \text{ V}$)

8 Závěr

Navržené operační zesilovače mají vstup i výstup typu rail-to-rail, tak je možné využít celý napěťový rozsah. Operační zesilovače jsou vhodné pro low power aplikace, klidový napájecí proud je velmi nízký, menší než $10\mu\text{A}$. Výstup ve třídě A i ve třídě AB, je odolný proti zkratu. Ve třídě AB je maximální výstupní proud závislý na napájecím napětí a lze ho snadno změnit změnou šířky výstupních tranzistorů. Navíc zvětšením šířky zrychlíme výstupní stupeň a můžeme se dokonce vyhnout použití kompenzační kapacity, protože posuneme druhy pól až za tranzitní kmitočet, ale zvýšíme v něm klidový proud.

U vstupu typu rail-to-rail s korekcí transkonduktance typu spill-over dohází přepínání na pevně nastaveném napětí. Při přepínání jednotlivých párů dochází k malému zvlnění přenosové charakteristiky. Výhodou tohoto vstupu je velmi rychlá reakce, která je způsobena absencí proudových zrcadel. Další výhodou je možnost adaptace i pro tranzistory ve slabé inverzi, v návrhu jsou použity tranzistory v režimu střední inverze.

Při návrhu je nutné počítat s měnícím se proudem v kaskodě. Vlivem odčerpání proudu se změní zisk více jak o 15 dB, tato změna je způsobena změnou vstupního souhlasného napětí, podle toho jak se otevírají tranzistory v diferenčních vstupních párech.

Maximální napájecí napětí je 7 V, které je dáno použitou technologií. Minimální napájecí napětí u popsaných operačních zesilovačů je 2,3 V pro zesilovač se zpětnovazebním výstupem ve třídě AB a zesilovač s výstupem ve třídě A. Druhý návrh s výstupem ve třídě AB, který má dopředeně nastaveno předpětí potřebuje vyšší napájecí napětí 2,6 V, ale jeho schéma je jednodušší a neobsahuje rezistory.

První operační zesilovač s výstupem ve třídě A má vstupní diferenční pár navržen tak, aby jeho výstupní proud byl konstantní při jakémkoli vstupním souhlasném napětí. To zabraňuje změnám dynamických odporů jednotlivých tranzistorů v kaskodě a tím je zabráněno změnám zesílení prvního stupně. Výstupní stupeň má sice nižší efektivitu, ale jestliže dodává výkon jen do malé odporové nebo kapacitní zátěže je jeho použití dostačující. Výhodou tohoto zapojení je velmi nízký systematický offset, mnohem menší než mají další navržené zesilovače. Ke kompenzaci jsem využil Milerovy kapacity s kompenzací nuly pomocí rezistoru, jinak byl zesilovač nestabilní.

Druhý operační zesilovač má výstup ve třídě AB, pro správné biasování je složená kaskoda rozdělena na dva symetrické meshe. Nevýhodou je zvýšení minimálního napájecího napětí, aby byl výstup správně biasován musí být i tranzistory typu P byli v saturaci. Symetrický způsob zapojení kaskody umožňuje připojení vstupu typu spill-over bez konstantního výstupního proudu. Tento zesilovač by dobře pracoval i s jinými korekcemi transkonduktance vstupních diferenčních párů, jako je na příklad korekce se zrcadly 3:1,

zesílení je pak uprostřed souhlasného napětí mírně vyšší, což korigujeme zmenšením poměru zrcadel.

Třetí úprava operačního zesilovače znázorňuje výstupní stupeň ve třídě AB, který pracuje už při velmi malém napájecím napětí, v této technologii asi 1,5 V. Výstup je spojen se vstupem navrženým v prvním zapojení. V tomto zapojení dosáhneme vyššího zisku než v prvním případě a navíc třída AB výstupního stupě je schopna efektivněji dodávat výkon do zátěže.

Výsledky jsou ověřeny v programu OrCad PSpice, z nich jsou určeny skoro všechny parametry navržených zapojení. Pro návrh by bylo lepší využít programu Cadence, který má propracované návrhové prostředí a podporuje pokročilé modely. Lze v něm určit další parametry, které v OrCad PSpice nejde zjistit. Jsou to parametry, které ovlivňuje technologický rozptyl při výrobě obvodu a není problém simulovat například náhodný ofset.

Značným zlepšením by bylo použití přesnější technologie, která má kratší kanál. Čím je kanál kratší tím je menší i prahové napětí a pak může být i biasování těchto článků menší a je možno dosáhnout menšího napájecího napětí, pod 2 V.

Seznam literatury

- [1] HUIJSING, Johan H. *Operational amplifiers: theory and design*, Kluwer Academic Publishers, Boston, 2001. 456s. ISBN 0-7923-7284-0
- [2] BAKER, R. Jacob; LI, Harry W.; BOYCE, David E. *CMOS: circuit design, layout, and simulation*, IEEE Pres Marketing, 1998. 902s. ISBN 0-7803-3416-7
- [3] ALLEN, Phillip E.; HOLBERG, Douglas R. *CMOS Analog Circuit Design: Second Edition*, Oxford Univerzity Press, 2002. 784s. ISBN 0-19-511644-5
- [4] VRBA, A. *Návrh rail-to-rail operačního zesilovače s nízkým ofsetem v technologii CMOS*. Brno: Vysoké učení technické v Břně, Fakulta elektrotechniky a komunikačních technologií, 2008. 47s. Vedoucí bakalářské práce Ing. Roman Prokop.
- [5] BEČVÁŘ, Daniel; STEHLÍK, Jiří. *Návrh analogových integrovaných obvodů : BNAO*. Brno, 2006. 151 s.
- [6] MALOBERTI, Franco. *Analog Design for CMOS VLSI Systems*, Kluwer Academic Publishers, Dordrecht, 2001. 380 s. ISBN 0-7923-7550-5.
- [7] WITTE, Johan F.; MAKINWA, Kofi A.A.; HUIJSING, Johan H. *Dynamic Offset Compensated CMOS Amplifiers*, Springer, Boston/Dordrecht/London, 2009. 178 s. ISBN 978-90-481-2755-9.

Seznam použitých symbolů

symbol	popis	anglicky	Jednotka / hodnota konstanty
μ	Pohyblivost nosiče náboje	Charge mobility	$\text{m}^2\text{V}^{-1}\text{s}^{-1}$
β	Transkonduktanční faktor	Transconductance factor	A/V^2
λ	Parametr modulace délky kanálu	Chanel length modulation	V^{-1}
A_0	Stejnoseměrné zesílení	Open loop gain	dB
A_{CM}	Zesílení souhlasného napětí	Common mode gain	-

BW	Šířka pásma	Band width	Hz
C _M	Millerova kapacita	Miller capacitance	F
CMRR	Činitel potlačení souhlasného signálu	Common-mode rejection ratio	dB
C _{OX}	Normalizovaná kapacita oxidu	Normalized oxide capacitance	F/m ²
f	Frekvence	Frequency	Hz
GBW	Tranzitní kmitočet	Gain band width	Hz
g _{ds}	Výstupní vodivost tranzistoru	Output conductance	S
g _m	Transkonduktance tranzistoru	Transconductance	S
PM	Amplitudová bezpečnost	Phase margin	dB
ICMR	Vstupní rozsah	Input common mode ratio	V
I _D	Proud do drainu tranzistoru	Drain current	A
k	Boltrmanova konstanta	Boltzmann's constant	1,38 10 ⁻²³ J/K
L	Délka kanálu	Chanel length	m
PM	Fázová bezpečnost	Phase margin	°
q	Elementární náboj	Electronic charge	1,6 10 ⁻¹⁹ C
T	Absolutní teplota	Absolute temperature	K
V _{BS}	Napětí bulk-source	Bulk-source voltage	V
V _{CM}	Vstupní souhlasné napětí	Input common mode voltage	V
V _{DS}	Napětí drain-source	Drain-source voltage	V
V _{DSsat}	Saturační napětí tranzistoru	Saturation voltage	V
V _{GS}	Napětí gate-source	Gate-source voltage	V

V_{ID}	Vstupní rozdílové napětí	Input difference voltage	V
V_{DD}	Kladné napájecí napětí	Positive power supply	V
V_{SS}	Záporné napájecí napětí	Negative power supply	V
V_{OD}	Efektivní napětí gate-source	Overdrive voltage	V
V_{th}	Prahové napětí	Threshold voltage	V
V_T	Termální napětí	Thermal voltage	V
W	Šířka kanálu	Chanel width	m
V_{os}	Offset	Offset	V

Seznam obrázků

Blokové schéma operačního zesilovače	8
Stejnoseměrné chyby operačního zesilovače	9
Zdroje offsetu v dvoustupňovém operačním zesilovači	10
Šumový model operačního zesilovače	10
Schéma zapojení a charakteristiky tranzistoru zapojeného se společným source.....	12
Schéma zapojení diferenčního stupně	13
Schéma zapojení jednoduchého operačního zesilovače	15
Rozsah vstupního napětí (common-mode input voltage) pro PMOS a NMOS	15
Rail-to-rail CMOS vstupní stupeň.....	16
Transkonduktance v závislosti na souhlasném vstupním napětí	17
Rail-to-rail komplementární vstupní stupeň se spínačem Q_5 a proudovým zrcadlem 1:1	18
Rail-to-rail vstupní stupeň s proudovou korekcí spill-over	18
Závislost zesílení rail-to-rail vstupu se spill-over řízením a vstupu bez stabilizace g_m	19
Rail-to-rail CMOS vstupní stupeň s proudovými zrcadly 1:3	20
Závislost zesílení na souhlasném napětí pro vstup s proudovými zrcadly 1:3.....	21
Rail-to-rail CMOS vstupní stupeň s řízením napětí bulku	21

Složená kaskoda, vlevo verze s rezistory a vpravo s tranzistory místo rezistorů.....	22
Teleskopická kaskoda vlevo a zrcadlená kaskoda vpravo	23
Základní konfigurace zapojení napájecího zdroje k operačnímu zesilovači	24
Výstup s jednotkovým ziskem vlevo ve třídě A a vpravo ve třídě AB	24
Rail-to-rail výstup ve třídě A.....	25
CMOS invertor	26
Základní přístupy k FFB R-R výstupnímu stupni	28
Schéma zapojení výstupního stupně a jeho biasování.....	29
Výstup FBB s jednoduchým selektorem minima	29
Implementace výstupního stupně	30
Výstup FBB s invertory a selektorem maxima.....	31
Základní obvodová implementace.....	31
Kaskodové proudové zrcadlo, zrcadlo s vylepšeným rozsahem a zrcadlo pro nízký proud	32
Malosignálový model dvoustupňového operačního zesilovače	33
Příklad frekvenční charakteristiky.....	34
Malosignálový model dvoustupňového zesilovače s Milerovou kompenzační kapacitou.....	34
Malosignálový model kompenzace nuly Milerovy kapacitou pomocí rezistoru.....	35
Malosignálový model kompenzace nuly Milerovy kapacity pomocí bufferu.....	36
Obvod s Milerovou kapacitou a kompenzovanou nulou pomocí proudového sledovače	37
Malosignálový model s kompenzovanou nulou pomocí proudového bufferu	37
Frekvenční charakteristiky, nahoře malý proud I_{comp}	38
Slew rate a settling time.....	39
Princip automatického nulování	40
Princip přepínané stabilizace offsetu	40
Šum v přepínaných zesilovačích	41
Základní schéma operačního zesilovače typu rail-to-rail	42
Průběh zisku navrhovaného zesilovače	43
Schéma s dvěma zrcadli pro udržení konstantního proudu v kaskodě	44
Operační zesilovač s upravenou korekcí g_m s konstantním výstupním proudem.....	45
Srovnání proudů v kaskodě pro zesilovač bez korekce g_m a s korekcí s konstantním výstupním proudem.....	45

Transkonduktance navrhovaného zesilovače při napájecím napětí 4V	46
Frekvenční charakteristika.....	47
Navržený obvod s výstupem ve třídě A.....	48
Biasovací obvod	48
Schéma zesilovače s upraveným výstupním stupněm	49
Schéma zesilovače s výstupem ve třídě AB ($V_N = 2,6 \text{ V}$)	50
Schéma zesilovače s výstupem ve třídě AB ($V_N = 2,3 \text{ V}$)	51

Seznam tabulek

Push a Pull proud v CMOS invertoru	27
Parametry navrženého obvodu	47
Parametry navrženého obvodu	49
Parametry navrženého obvodu	51

Přílohy

Příloha 1: MOS model

```

* Process 0,7um. Typical nmos model, level 53
*
.MODEL namos NMOS LEVEL = 7 ;53
+TNOM = 27          TOX = 1.75E-8          XJ = 2.5E-7
+NCH = 1.7E17        NSUB = 4E16           VTH0 = 0.76
+K1 = 0.8219166      K2 = -8.54312E-3      K3 = 11.1089581
+K3B = -1.9786631    W0 = 1E-6            NLX = 3.751355E-8
+DVT0W = 0           DVT1W = 0            DVT2W = -0.032
+DVT0 = 5.2254747    DVT1 = 0.590721      DVT2 = -0.05
+VBM = -5            U0 = 635.6142994      UA = 1.983902E-9
+UB = 1E-21          UC = 4.667652E-11     VSAT = 9.5E4
+A0 = 0.9331753      AGS = 0.1339124       B0 = 0
+B1 = 0               KETA = -2.746786E-5    A1 = 0
+A2 = 1              RDSW = 1.573286E3      PRWG = 6.719929E-6
+PRWB = -1E-3        WR = 1                WINT = 6.065442E-8
+LINT = 2.87042E-8   DWG = -1.268839E-8      DWB = 1.654199E-8
+VOFF = -0.15        NFACTOR = 0.6887273    CIT = 0
+CDSC = -1E-4        CDSCD = 0             CDSCB = 2E-3
+ETA0 = 0.08         ETAB = -0.07          DSUB = 0.56

```

+PCLM = 1.0175962	PDIBLC1 = 0.032818	PDIBLC2 = 2.506552E-3
+PDIBLCB = -1E-6	DROUT = 0.6067512	PSCBE1 = 3.356583E8
+PSCBE2 = 5E-5	PVAG = 0.0168906	DELTA = 0.01
+ALPHA0 = 5E-7	BETA0 = 26	RSH = 65
+MOBMOD = 1	PRT = 159.2464225	UTE = -1.9522848
+KT1 = -0.4126334	KT1L = 7.244799E-9	KT2 = 2.671323E-3
+UA1 = 8.353648E-11	UB1 = -2.12098E-19	UC1 = -5.6E-11
+AT = 3.3E4	NQSMOD = 0	WL = 0
+WLN = 1	WW = 0	WWN = 1
+WWL = -5.30182E-20	LL = 0	LLN = 1
+LW = 0	LWN = 1	LWL = 0
+AF = 1	KF = 3E-28	CAPMOD = 2
+CGDO = 4E-10	CGSO = 4E-10	CGBO = 3.35E-10
+CJ = 5E-4	PB = 0.73	MJ = 0.35
+CJSW = 2.8E-10	PBSW = 0.8	MJSW = 0.21
+JS = 1E-03	XPART = 0	ELM = 5

```

* Process 0,7um. Typical pmos model, level 53
*
.MODEL pamos PMOS LEVEL = 7 ;53
+TNOM = 27          TOX = 1.75E-8          XJ = 3E-7
+NCH = 1.7E17       NSUB = 4E16           VTH0 = -1.00
+K1 = 0.563991      K2 = 0                K3 = 16.3317811
+K3B = -2.9202228   W0 = 1.23464E-6       NLX = 9.69545E-8
+DVT0W = 0          DVT1W = 0             DVT2W = -0.032
+DVT0 = 3.5648008   DVT1 = 0.3898843      DVT2 = -0.0284121
+VBM = -10          U0 = 235.7724356       UA = 2.964616E-9
+UB = 1.419129E-18  UC = -7.00385E-11     VSAT = 1.1E5
+A0 = 0.4590784     AGS = 0               B0 = 0
+B1 = 1.407805E-9   KETA = -0.047         A1 = 0
+A2 = 1             RDSW = 3E3             PRWG = 2.024978E-3
+RSH = 94           PRWB = 7.428781E-5     WR = 1
+WINT = 10.669321E-8 LINT = 1.9089522E-8     DWG = -1.478082E-8
+DWB = 1.561823E-8  ALPHA0 = 0            BETA0 = 30
+VOFF = -0.1064652  NFACTOR = 0.4324039   CIT = 0
+CDSC = 2.4E-4       CDSCD = 0            CDSCB = 0
+ETA0 = 9.999059E-4 ETAB = -1.999936E-4             DSUB = 0.998946
+PCLM = 2.6025265    PDIBLC1 = 1          PDIBLC2 = 2.853174E-4
+PDIBLCB = 0         DROUT = 0.3837047     PSCBE1 = 4.249266E8
+PSCBE2 = 5E-5       PVAG = 3.8222424      DELTA = 0.01
+MOBMOD = 1          PRT = 216.4347715     UTE = -1.2989809
+KT1 = -0.4521998    KT1L = -2.091783E-8    KT2 = -0.040013
+UA1 = 3.100822E-9   UB1 = -1E-17          UC1 = -8.35439E-11
+AT = 3.289E4        NQSMOD = 0           WL = 0
+WLN = 1             WW = 0              WWN = 1
+WWL = -2.33876E-20  LL = 0             LLN = 1
+LW = 0             LWN = 1             LWL = 0
+CAPMOD = 2          CGDO = 1.0E-10         CGSO = 1.0E-10
+CGBO = 3.35E-10     CJ = 6.0E-4           PB = 0.9
+MJ = 0.51           CJSW = 3.6E-10        MJSW = 0.35
+AF = 1             KF = 5.0E-30          JS = 1E-3
+XPART = 0           ELM = 5

```